



PATENT ABSTRACTS OF JAPAN

(11) Publication number: **01114179 A**(43) Date of publication of application: **02.05.89**

(51) Int. Cl.

H04N 7/133(21) Application number: **82270584**(71) Applicant: **SONY CORP**(22) Date of filing: **27.10.87**(72) Inventor: **KONDO TETSUJIRO**(54) **HIGH EFFICIENT CODING DEVICE**


generation of a constant rate are attained.

(57) Abstract

COPYRIGHT: (C)1989,JPO&Japio

PURPOSE: To generate an output data of a prescribed rate in the frame unit and to attain efficient compression by providing a cosine conversion circuit, a block processing circuit and a buffering circuit so as to apply coding.

CONSTITUTION: An input digital signal is subject to 2-dimension cosine conversion by a cosine conversion circuit 2 and a coefficient table corresponding to a block size is obtained. Moreover, a block processing circuit 3 applies block pressing again and a coefficient table is converted into a signal consecutive for each block being the unit of coding. The output signal is fed to maximum/ minimum detection circuits 4, 5 and a subtractor circuit 6, from which a dynamic range DR represented by an equation of maximum value - minimum value = DR is obtained and fed to a buffering circuit 11. The circuit 11 obtains threshold values $T_1 \sim T_4$ whose transmitted data rate is constant and a parameter code P_i corresponding to the threshold value is outputted. Thus, since the block of the coefficient table whose range DR is decreased is subject to high efficient coding, the highly efficient compression and output data



⑨ 日本国特許庁(JP)

⑩ 特許出願公開

⑫ 公開特許公報(A) 平1-114179

⑬ Int. Cl.⁴

識別記号

庁内整理番号

⑭ 公開 平成1年(1989)5月2日

H 04 N 7/133

Z-6957-5C

審査請求 未請求 発明の数 1 (全8頁)

⑮ 発明の名称 高能率符号化装置

⑯ 特 願 昭62-270564

⑰ 出 願 昭62(1987)10月27日

⑱ 発 明 者 近 藤 哲 二 郎 東京都品川区北品川6丁目7番35号 ソニー株式会社内

⑲ 出 願 人 ソニー株式会社 東京都品川区北品川6丁目7番35号

⑳ 代 理 人 弁理士 杉浦 正知

明 細 書

1. 発明の名称

高能率符号化装置

2. 特許請求の範囲

画面を所定数の画素で構成されるブロックに分割し、上記ブロック毎に画素データを直交変換し、係数値データを得る変換符号化回路と、

任意の数のブロック毎の係数値データを再ブロック化するブロック化回路と、

再ブロック化された各ブロックのデータの最大値及び最小値を検出する回路と、

上記最大値及び最小値からブロック毎のダイナミックレンジを検出する回路と、

上記再ブロック化されたブロックの各データと上記最大値又は上記最小値との差を検出し、差のデータを上記ダイナミックレンジの情報に応じて元のビット数より少ないビット数で圧縮符号化する回路とよりなり、

上記圧縮符号化回路の出力と上記最大値、最小値及びダイナミックレンジに関連する情報の内、

少なく共二つを伝送するようにしたことを特徴とする高能率符号化装置。

3. 発明の詳細な説明

(産業上の利用分野)

この発明は、コサイン変換(discrete cosine transform)等の変換符号化に適用される高能率符号化装置に関する。

(発明の概要)

この発明では、画面を所定数の画素で構成されるブロックに分割し、ブロック毎に画素データを直交変換し、係数値データを得る変換符号化回路と、任意の数のブロック毎の係数値データを再ブロック化するブロック化回路と、再ブロック化された各ブロックのデータの最大値及び最小値を検出する回路と、最大値及び最小値からブロック毎のダイナミックレンジを検出する回路と、再ブロック化されたブロックの各データと最大値又は最小値との差を検出し、差のデータをダイナミックレンジの情報に応じて元のビット数より少ないビ

ット数で圧縮符号化する回路とよりなり、圧縮符号化回路の出力と最大値、最小値及びダイナミックレンジに関連する情報の内、少なく共二つを伝送することにより、効率良く圧縮を行うことができ、また、フレーム単位で伝送レートを一定レートとすることができる。

(従来の技術)

画像信号の冗長度を抑圧するために、所定数の画素からなるブロックに画面を分割し、ブロック毎に原画像信号の特徴と合った変換軸で線形変換を行う変換符号化が知られている。変換符号化としては、アダマール変換、コサイン変換等が知られている。例えば「IEEE TRANSACTIONS ON COMMUNICATIONS」VOL.COM-32, NO.3, MARCH, 1984, ページ225～231」には、第9図に示すような構成のコサイン変換符号化装置が記載されている。

第9図において、31で示す入力端子には、標本化された離散的な画像信号 $f(j, k)$ が供給され、この入力信号がコサイン変換回路32に供給され

る。コサイン変換回路32では、2次元コサイン変換がなされる。2次元コサイン変換では、次式で示される処理がなされる。但し、原データは、1ブロックが $(N \times N)$ サンプルの2次元データ $f(j, k) (j, k=0, 1, \dots, N-1)$ とする。

$$F(u, v) = \frac{4C(u)(v)}{N^2} \sum_{j=0}^{N-1} \sum_{k=0}^{N-1} f(j, k) \times \cos \left\{ \frac{(2j+1)u}{2N} \pi \right\} \cos \left\{ \frac{(2k+1)v}{2N} \pi \right\}$$

$$u, v=0, 1, \dots, N-1$$

$$C(W) = \begin{cases} 1/\sqrt{2} & ; w=0 \\ 1 & ; w=1, 2, \dots, N-1 \end{cases}$$

コサイン変換回路32からの係数値 $F(u, v)$ がスレッシュホルディング回路33に供給され、情報量の削減がなされる。スレッシュホルディング回路33からの係数値 $F_r(u, v)$ が量子化回路34に供給され、量子化回路34の出力がコーディング回路35に供給され、ランレングス符号化及びハフマン符号化により、所定ビット数のコード信号に変換される。

コーディング回路35からのコード信号がバッ

ファメモリ36に供給される。バッファメモリ36は、コーディング回路35からのコード信号の伝送レートを伝送路のレートを越えない範囲のレートに変換するために設けられている。バッファメモリ36の入力側のデータレートは、可変のものであるが、バッファメモリ36の出力側のデータレートが略々一定となる。バッファメモリ36からの出力データが端子37に取り出される。

上述のように、コサイン変換回路32から得られる係数値に対してスレッシュホルディングで情報量の削減がなされ、バッファリングが実行される。スレッシュホルディングは、しきい値を T とする時に、次式の実行であるが、ブロックの直流成分を示す $F(0, 0)$ は、スレッシュホルディングの対象から除かれる。

$$|F_r(u, v)| = \begin{cases} |F_r(u, v)| - T & ; |F_r(u, v)| > T \\ 0 & ; |F_r(u, v)| \leq T \end{cases}$$

(発明が解決しようとする問題点)

上述のようなフィードバック型のバッファリン

グは、バッファメモリがオーバーフローしそうになると、バッファメモリへの入力データのレートを低下させ、逆に、バッファメモリがアンダーフローしそうになると、バッファメモリへの入力データのレートを上昇させるように、制御を行う。増減量に対する感度を上げ過ぎると、目標値付近で発振し、逆に感度を下げ過ぎると、収束に時間がかかる問題が生じる。収束に時間がかかる時には、バッファメモリ36の容量を増やす必要がある。このように、従来のバッファリング処理は、実用に当たっては、相当のノウハウが必要な欠点があった。

また、従来のフィードバック型のバッファリング装置は、出力データのレートを完全に一定レートにすることが困難である。デジタルVTRへの変換符号化の適用を考えると、変速再生例えば静止画再生を良好に行うためには、1本のトラックに正確に1フレーム或いは1フィールドのデータが記録される必要がある。従って、従来の変換符号化装置をそのままデジタルVTRに適用す

ることは、困難であった。

従って、この発明の目的は、フィードフォワード型のバッファリングにより、フレーム単位でデータレートを一定レートとすることができ、また、効率良くデータを圧縮することができる高効率符号化装置を提供することにある。

〔問題点を解決するための手段〕

この発明では、画素を所定数の画素で構成されるブロックに分割し、ブロック毎に画素データを直交変換し、係数値データを得る変換符号化回路と、

任意の数のブロック毎の係数値データを再ブロック化するブロック化回路と、

再ブロック化された各ブロックのデータの最大値及び最小値を検出する回路と、

最大値及び最小値からブロック毎のダイナミックレンジを検出する回路と、

再ブロック化されたブロックの各データと最大値又は最小値との差を検出し、差のデータをダイ

ナミックレンジの情報に応じて元のビット数より少ないビット数で圧縮符号化する回路とよりなり、圧縮符号化回路の出力と最大値、最小値及びダイナミックレンジに関連する情報の内、少なくとも二つが伝送される。

〔作用〕

変換符号化からの係数値データは、元の画像データが圧縮されたものとなる。この係数値データがダイナミックレンジに適応した符号化により、更に圧縮され、効率の良い圧縮を行うことができる。また、ダイナミックレンジに適応した符号化は、フィードフォワード型のバッファリングを行うことができ、出力データを例えばフレーム単位で一定レートとすることができる。従って、この発明は、ディジタルVTRに使用して好適である。

〔実施例〕

この発明が適用されたディジタルVTRについて図面を参照して詳細に説明する。この説明は、

下記の項目に従ってなされる。

- a. 送信側及び受信側の構成
- b. 可変長量子化とバッファリング
- c. 変形例

なお、ディジタルVTRの場合では、送信側が記録側に対応し、受信側が再生側に対応する。

a. 送信側及び受信側の構成

第1図において、1で示す入力端子に標準化された離散的な画像信号が供給され、入力ディジタル信号がコサイン変換回路2に供給される。コサイン変換回路2では、従来と同様の処理により、2次元コサイン変換がなされる。コサイン変換回路2からブロックサイズ（例えば 8×8 ）と対応する（ 8×8 ）の係数テーブルが得られる。この係数テーブルにおいて、直流（平均値）成分が9ビットで残りの交流成分の係数が8ビットとされる。コサイン変換回路2からの係数テーブルがブロック化回路3に供給される。

ブロック化回路3により、再ブロック化がなされ、係数テーブルがADC符号化の単位である

ブロック毎に連続する信号に変換される。ブロック化回路3では、例えば（ 8×8 ）の係数テーブルが第2図に示すように、4等分される。この場合、直流成分は、ADC符号化されずに、そのまま伝送される。また、第3図Aに示すように、係数テーブルがジグザグ走査に応じたデータ系列に変換される時には、このジグザグ走査と対応して、第3図Bに示すような領域に再ブロック化を行うようにしても良い。

ブロック化回路3の出力信号が最大値MAXをブロック毎に検出する最大値検出回路4、最小値MINをブロック毎に検出する最小値検出回路5及び遅延回路6に供給される。検出された最大値MAX及び最小値MINが演算回路7に供給され、 $(MAX - MIN - DR)$ で表されるダイナミックレンジDRが演算回路7から得られる。遅延回路6は、最大値MAX及び最小値MINを検出するために必要な時間、データを遅延させる。遅延回路6からのビデオデータから最小値MINが演算回路8において演算され、演算回路8からは、

最小値除去後のデータPDIが得られる。

最小値除去後のデータPDIが遅延回路9を介して量子化回路10に供給されると共に、ROM12から量子化幅 Δi のデータが供給される。量子化回路10は、量子化幅 Δi を用いてデータPDIを量子化する可変長のADRC符号化を行う。即ち、量子化回路10では、ブロック内の画素データが共有する最小値MINが除去された画素データPDIが量子化幅 Δi で除算され、ブロックのダイナミックレンジDRに応じた可変のビット数(0, 1, 2, 3, 又は4ビット)の量子化がなされる。

ブロック内のビデオ信号は、変換符号化により、ダイナミックレンジDRが元のデータの値に比して小さくなり、8ビットより少ない0ビット、1ビット、2ビット、3ビット又は4ビットのビット数で量子化しても、量子化歪が目立たない。量子化回路10は、例えばROMで構成される。量子化回路10からは、最大のビット数である4ビットのコード信号が発生し、この量子化回路10

の出力信号の中で有効ビットが次段のフレーム化回路15において選択される。このため、ROM12では、量子化幅 Δi と共に、そのブロックのビット数を示すデータNbが形成され、データNbがフレーム化回路15に供給される。

デジタルVTRでは、記録されるデータの伝送レートが一定であるため、伝送データ量を制限しないと、一部のデータを記録できなかったり、必要以上に圧縮率を高くして再生画像の質が劣化したりする。そこで、バッファリング回路11が設けられ、ADRC符号化されようとする1画面の全ブロックのダイナミックレンジDRの度数分布が調べられ、最適な可変長符号化がなされる。バッファリング回路11には、減算回路7からダイナミックレンジDRが供給される。バッファリング回路11では、伝送データのレートが一定となるようなしきい値T1, T2, T3, T4が求められ、このしきい値と対応するパラメータコードPiが出力される。このパラメータコードPiとブロックのダイナミックレンジDRで定まる量

子化幅 Δi がROM12から読み出される。

遅延回路13及び14は、最適なしきい値がバッファリング回路11で求められ、可変長量子化がされる迄の時間、ダイナミックレンジDR及び最小値MINを遅延させる。バッファリング回路11からのパラメータコードPiと遅延回路13, 14からのダイナミックレンジDR及び最小値MINと量子化回路10からのコード信号DTと遅延回路16を介された直流成分の9ビットのデータとがフレーム化回路15に供給される。フレーム化回路15は、エラー訂正用の符号化を施したり、同期信号の付加を行う。フレーム化回路15の出力端子17に送信データが得られる。1画面で一個のパラメータコードPiが伝送され、1ブロック毎にDR, MINのデータが伝送され、1画素毎にコード信号DTが伝送される。また、フレーム化回路15では、前述のように、ビット数を示すデータNbを用いて、量子化回路10からのコード信号DTの有効なビットの選択がなされる。

受信されたデータは、第4図において21で示す入力端子に供給され、フレーム分解回路22により、パラメータコードPi、ダイナミックレンジDR、コード信号DT、最小値MIN、直流成分のデータの夫々に分解される。復号化回路23は、ADRCエンコーダの量子化回路10と逆にコード信号DTを復元レベルに変換する。復号化回路23からの復元レベルが加算回路25に供給され、最小値MINが復元レベルに加算され、加算回路25からの復元データがブロック分解回路26に供給される。ブロック分解回路26の出力信号として、係数テーブルの(7×8)の出力データが得られる。

このブロック分解回路26の出力信号と遅延回路28を介された直流成分と対応するデータとが逆コサイン変換回路27に供給され、従来と同様のコサイン変換の逆の処理がされる。逆コサイン変換回路27の出力端子29にデジタルテレビジョン信号の復号出力が得られる。

b. 可変長量子化とバッファリング

第5図は、量子化回路10においてなされる可変長量子化を説明するもので、 T_1 、 T_2 、 T_3 、 T_4 が夫々割り当てビット数を決定するしきい値である。これらのしきい値は、($T_4 < T_3 < T_2 < T_1$)の関係にある。

ダイナミックレンジDR ($= \text{MAX} - \text{MIN}$)が($\text{DR} = T_4 - 1$)の時には、第5図Aに示すように、最大値MAXと最小値MINのみが伝送され、受信側では、両者の中間のレベルL0が復元レベルとされる。従って、第5図Aに示すように、ダイナミックレンジDRが($T_4 - 1$)の時には、量子化幅が Δ_0 となる。ダイナミックレンジDRが($0 \leq \text{DR} \leq T_4 - 1$)の場合には、割り当てビット数が0ビットである。

第5図Bは、ダイナミックレンジDRが($T_3 - 1$)の場合を示す。ダイナミックレンジDRが($T_4 \leq \text{DR} \leq T_3 - 1$)の時には、割り当てビット数が1ビットとされる。従って検出されたダイナミックレンジDRが2つのレベル範囲に分割され、ブロックの最小値除去後の画素データPD

1が属するレベル範囲が量子化幅 Δ_1 を用いて求められ、レベル範囲と対応する"0"又は"1"の一方のコード信号が割り当てられ、復元レベルがL0又はL1とされる。

第5図に示される可変長符号化は、ダイナミックレンジが大きくなるほど、量子化幅 Δ_i が($\Delta_0 < \Delta_1 < \Delta_2 < \Delta_3 < \Delta_4$)と大きくされる非直線量子化が行われる。非直線量子化は、量子化歪が目立ち易いダイナミックレンジが小さいブロックでは、最大歪を小さくし、逆に、ダイナミックレンジが大きいブロックでは、最大歪を大きくするもので、圧縮率がより高くされる。

ダイナミックレンジDRが($T_2 - 1$)の場合には、第5図Cに示すように、検出されたダイナミックレンジDRが4個のレベル範囲に分割され、レベル範囲の夫々に対して、2ビット(00)(01)(10)(11)が割り当てられ、各レベル範囲の中央のレベルが復元レベルL0、L1、L2、L3とされる。従って、量子化幅 Δ_2 を用いてデータPDIの属するレベル範囲が求められる。ダ

イナミックレンジDRが($T_3 \leq \text{DR} \leq T_2 - 1$)の場合では、割り当てビット数が2ビットとされる。

また、ダイナミックレンジDRが($T_1 - 1$)の場合では、第5図Dに示すように、検出されたダイナミックレンジDRが8個のレベル範囲に分割され、レベル範囲の夫々に対して、3ビット(000)(001)・・・(111)が割り当てられ、各レベル範囲の中央のレベルが復元レベルL0、L1・・・L7とされる。従って量子化幅が Δ_3 となる。ダイナミックレンジDRが($T_2 \leq \text{DR} \leq T_1 - 1$)の場合では、割り当てビット数が3ビットとされる。

更に、ダイナミックレンジが最大の255の場合には、第5図Eに示すように、検出されたダイナミックレンジDRが16個のレベル範囲に分割され、レベル範囲の夫々に対して、4ビット(0000)(0001)・・・(1111)が割り当てられ、各レベル範囲の中央のレベルが復元レベルL0、L1・・・L15とされる。従って、量

子化幅が Δ_4 となる。ダイナミックレンジDRが($T_1 \leq \text{DR} < 256$)の場合では、割り当てビット数が4ビットとされる。

第6図は、(0~255)の範囲のダイナミックレンジDRを横軸とし、発生度数を縦軸とした度数分布の一例である。 x_1, x_2, x_3, x_4, x_5 の夫々は、前述のように、しきい値 $T_1 \sim T_4$ によって分けられたダイナミックレンジDRの五個の範囲に含まれるブロック数を表している。(T4-1)以下のダイナミックレンジDRを持つブロックは、0ビットが割り当てられるので、ブロック数 x_1 は、発生情報量に寄与しない。従って、発生情報量は、

$$4x_1 + 3x_2 + 2x_3 + x_4$$

で求まる。この発生情報量がデータしきい値と比較され、データしきい値を超える時には、より大きいしきい値のセットが適用され、同様にして発生情報量が算出される。上式の演算を行うには、設定されたしきい値のセット毎に各範囲で度数分布の和を求め、この和に割り当てビット数を乗じ

で加算する処理が必要である。しかしながら、しきい値のセットを変更する都度、上記の処理を行うと、最適なしきい値のセットが求まる迄に時間がかかる問題が生じる。

この一実施例は、第6図に示す度数分布を第7図に示す積算型の度数分布に変換し、異なるしきい値のセットと対応する発生情報量をより高速に算出でき、従って、最適なしきい値のセットが得られる迄の収束時間を短縮できる。

第7図から理解されるように、ダイナミックレンジDRが最大の発生度数からスタートして、より小さいダイナミックレンジDRの発生度数が順次積算されて積算型の度数分布グラフが得られる。従って、しきい値T1迄の積算度数が x_1 となり、しきい値T2迄の積算度数が $(x_1 + x_2)$ となり、しきい値T3迄の積算度数が $(x_1 + x_2 + x_3)$ となり、しきい値T4迄の積算度数が $(x_1 + x_2 + x_3 + x_4)$ となる。

しきい値T1～T4に対する発生情報量は、 $4(x_1 - 0) + 3[(x_1 + x_2) - x_1]$

$$+ 2[(x_1 + x_2 + x_3) - (x_1 + x_2)] + 1[(x_1 + x_2 + x_3 + x_4) - (x_1 + x_2 + x_3)] = 4x_1 + 3x_2 + 2x_3 + 1x_4$$

と求まる。第7図に示される積算型の度数分布グラフ(積算型度数分布表)を一旦、作成すれば、しきい値のセットを更新した時に、四個の数の和により直ちに発生情報量を求めることができる。

第8図は、バッファリング回路10の動作を示すフローチャートである。最初に、1画面例えば1フレームの全てのブロックのダイナミックレンジDRが検出される(ステップ①)。次に、1フレームのダイナミックレンジDRの度数分布表(第6図参照)が作成される(ステップ②)。この度数分布表が積算型の度数分布表(第7図参照)に変換される(ステップ③)。

積算型の度数分布表を用いて、しきい値テーブルのしきい値のセット(複数しきい値)に対する発生情報量、即ち、選択されたしきい値のセットを適用してADRC符号化を行った場合のコード信号DTの全ビット数が算出される(ステップ

④)。この場合、量子化歪が最小となるしきい値のセット(パラメータコードP0で指定されるしきい値のセット)から発生情報量の算出がスタートされる。

求められた発生情報量と目標値(データしきい値)とが比較される(ステップ⑤)。目標値は、送信データの伝送レートの最大値であり、例えば(2ビット/1画素)である。この比較の結果がステップ⑥で判定される。発生情報量が目標値以下の場合には、当該しきい値のセットを用いてADRCの量子化がされる(ステップ⑦)。若し、発生情報量が目標値を超える場合には、しきい値のセットの更新がされ(ステップ⑧)、次に、発生情報量を少なくできる新たなしきい値のセットに関してステップ④、⑤、⑥の処理が繰り返される。

しきい値T1～T4のテーブルとしては、例えばパラメータコードP0～P31で特定される32通りのしきい値のセットを使用することができる。パラメータコードPiがP0からP31まで変化する

時に、何れのしきい値T1～T4も減少することがないように、しきい値T1～T4の大きさが設定されている。このしきい値T1～T4の変化の仕方や大きさは、画質を見ながら設定される。最初のパラメータコードP0のしきい値は、可逆符号化を要図して、非常に小さい値とされる。また、パラメータコードP31のしきい値の場合には、全画面が1ビット割り当てとなる。

このようにしきい値T1～T4が設定されていると、ステップ④において、発生情報量を算出する場合に、パラメータコードをP0からP31に向かって順次変化させた時に、発生情報量が単調減少することになる。従って、パラメータコードをP0からスタートしてP31まで変化させると、ステップ⑥において、最初に発生情報量が目標値以下となるしきい値のセットが必ず得られ、このしきい値のセットが適用されてADRCの符号化がなされる。

なお、コード信号DT以外にダイナミックレンジDR、最小値MIN、パラメータコードPi、

直流成分に対応するデータ及び誤り訂正コードの冗長コードが伝送されるが、これらのデータは、固定長であるため、伝送データのレートを検査する際に、目標値にオフセットを持たせることで無視することができる。

c. 変形例

この発明は、変換符号化で得られた一つの係数テーブルを複数ブロックに再ブロック化するのに限らず、複数の係数テーブルを集めて、再ブロック化を行うようにしても良い。

また、変換符号化としては、コサイン変換に限らず、アダマール変換等の直交変換を使用しても良い。

(発明の効果)

この発明に依れば、直交変換により、最大値と最小値の差であるダイナミックレンジが小さくなった係数テーブルのブロックをADRC符号化するので、効率の良い圧縮を行うことができる。また、この発明では、ADRC符号化を行うので、


フィードフォワード型のバッファリングを適用することにより、フレーム単位で一定レート of 出力データを発生させることができ、デジタルVTRに適用して好適である。

4. 図面の簡単な説明


第1図はこの発明の一実施例の送信側の構成を示すブロック図、第2図及び第3図はブロックの説明のための略線図、第4図は受信側のブロック図、第5図は可変長量子化の説明のための略線図、第6図及び第7図は度数分布表の説明のためのブロック図、第8図はバッファリングの説明のためのフローチャート、第9図は従来のバッファリングの説明のためのブロック図である。

図面における主要な符号の説明


- 1: デジタルビデオ信号の入力端子、
- 2: コサイン変換回路、3: ブロック化回路、
- 4: 最大値検出回路、5: 最小値検出回路、
- 7, 8: 減算回路、10: 量子化回路、
- 11: バッファリング回路。




送信側の構成
第1図




ブロック化の一例
第2図




受信側の構成
第4図




ブロック化の他の例
第3図




従来の例
第9図




第5図 可変長量子化



第6図



第7図



バッファリングの70-パーセント

第8図